倒数第一篇:什么是RAID2
第一篇:什么是晶体管及其特性、用途和对计算机工业的影响
主页
第三篇:多处理机系统总线结构分析
第四篇:存储技术与多处理机系统的发展与演化
文章列表

Merced芯片与显式并行指令计算技术 EPIC

由Intel 和HP 两家公司联合开发的基于IA—64 架构的Merced 芯片, 并由其共同定义的显式并行指令计算技术EPIC(Explicitly ParallelInstructionComputing),将为微处理器技术的发展带来突破性进展。EPIC 技术主要指编译器在微处理器执行指令之前就对整个程序的代码作出优化安排,编译器分析指令间的依赖关系,将没有依赖关系的指令(最多3 个)组成一“组”,由Merced内置的执行单元读入被分成组的指令群并执行。从理论上讲,EPIC 可以并行执行3 倍于执行单元数的指令。64 位体系结构的Merced 芯片还采用了指令预测、数据预装等技术,可以显著地减少实际执行程序的长度,同时增强语句执行的并行性,经过代码的重组,程序的执行时间比基于传统体系结构的微处理器几乎减少了一半;更加不同凡响的是,可以消除分支预测错误的三分之二。

IA—64 微处理器具有128 个通用寄存器以及128 个浮点寄存器,而目前基于RISC 的微处理器通常只有32 个寄存器。它还具有更为丰富的与大量寄存器相连的附属功能部件,使得其应用更为广泛,同时内部各功能部件之间的可伸缩性扩展了机器的“宽度”, 提高了系统的性能。容量更大的Cache 以及更多的读写端口, 使得基于IA—64 微处理器的速度不再受到存储延迟的限制。EPIC 设计的Merced 芯片可并行处理十几个运算,而当今最优秀的芯片也只能并行处理4个运算操作。EPIC 芯片用并行方式执行任务而不用顺序执行,这将使其速度比现在的CISC 和RISC 芯片至少快两倍。只有0.18 微米微小距离的迹线间宽度也使芯片时钟能够达到900MHZ。使用EPIC 设计的Merced 是第一个被分为三部分的芯片:一部分运行CISC,另一部分运行RISC,第三部分运行EPIC。把三种体系结合于一块芯片意味着现存的应用程序将仍然可以运行在基于新芯片的服务器上。

from:计算机体系结构论文